`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/10/23 15:21:11
// Design Name: 
// Module Name: mux2
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mux2
    #(parameter width = 32)
    (
    input  logic                    s,
    input  logic [width - 1: 0]     src_0,src_1,

    output logic [width - 1:0]      res
    );

    assign res = s ? src_1 : src_0;

endmodule
